Voir la source de Cell (processeur)

{{Sources secondaires|date=avril 2020}}

{{Voir homonymes|Cell}}
Le '''Cell''' est un [[processeur]] conçu conjointement par [[International Business Machines Corporation|IBM]], [[Sony Corporation|Sony]] et [[Toshiba]], révélé en {{date||février|2005|en informatique}}. Il équipe notamment la console de jeu vidéo [[PlayStation 3]] de Sony. Il est envisagé de produire également des ordinateurs à base de Cell chez [[International Business Machines Corporation|IBM]], {{lang|en|''{{lien|trad=Mercury Computer Systems}}''}} et [[Toshiba]] (Qosmio F50/55 et G50/55).

Ses champs de prédilection, appliqués aux calculs vectoriels à virgule flottante, sont :
* le [[jeu vidéo]] avec la console [[PlayStation 3]] et les bornes d'arcade ([[Namco Bandai Holdings Inc.|Namco Bandai]])<ref>[http://www.playfrance.com/news-infos-namco-bandai-l-arcade-avec-le-cell.html Namco Bandai : l'arcade avec le Cell] {{Lien archive|url=http://www.playfrance.com/news-infos-namco-bandai-l-arcade-avec-le-cell.html |titre=Copie archivée |horodatage archive=20180806131939 }}, {{date|27|mars|2007|en informatique}}, [http://www.playfrance.com/ PlayFrance] {{Lien archive|url=http://www.playfrance.com/ |titre=Copie archivée |horodatage archive=20180806131939 }}</ref>
* les applications multimédia, films, [[HDTV|TVHD]] ([[Sony Corporation|Sony]], [[Toshiba]])
* le rendu en temps réel, les simulations physiques, le traitement du signal ([[Processeur de signal numérique|DSP]])
* l'imagerie médicale, l'aérospatial et la défense, le calcul sismique, les télécommunications

== Architecture ==

Ce processeur est conçu sur un modèle d'architecture différent de celui des processeurs généralistes [[Complex instruction set computer|CISC]] actuellement majoritaires dans les ordinateurs personnels grand public.

=== Moins de complexité pour plus de puissance brute ===

En effet, les [[processeur]]s traditionnels ont développé ces dernières années, en amont des unités d'exécutions proprement dites, des unités d'optimisation du [[code source|code]] informatique composant les [[programme informatique|programme]]s. Ceci facilite grandement la tâche des programmeurs, et un code non optimisé peut fonctionner dans de bonnes conditions.
À titre d'exemple, les [[processeur]]s traditionnels réorganisent le code en interne avant exécution, ils sont dits « [[Exécution out-of-order|OoO]] » ({{lang|en|''out of order''}}). Les [[Instruction machine|instructions]] peuvent être exécutées dans un ordre différent de celui donné par le programme. Après exécution, le [[processeur]] remet les instructions dans le bon ordre pour garantir le bon fonctionnement. Cela implique de plus un matériel de suivi (de traçabilité) des instructions au fur et à mesure de leur progression dans le {{lang|en|''[[pipeline (informatique)|pipeline]]''}}.
Tout ce travail consomme énormément de place (de [[transistor]]s) sur le processeur.

Enfin, les [[processeur]]s traditionnels n'évoluent plus fondamentalement depuis des années. Ils se contentaient essentiellement d'exploiter les nouveaux procédés de gravure pour monter en fréquence. Cette ère est terminée depuis le [[90 nm|{{unité|90|nm}}]], qui ne permet plus de monter en fréquence autant que par le passé. C'est pour cette raison que l'on assiste à l'émergence des [[Processeur double cœur|processeurs double cœur]] : on exploite la nouvelle finesse de gravure pour mettre plus de transistors et développer le [[Symmetric multiprocessing|SMP]] à l'intérieur même du processeur, sans grande augmentation de fréquence.

[[International Business Machines Corporation|IBM]] pour le Cell a choisi une approche originale. Le Cell, tout comme les processeurs du passé, ne fait aucun travail de réorganisation du code, il est dit « {{lang|en|''in order''}} ». Cela libère beaucoup de place pour ajouter de nouvelles unités d'exécution.
L'inconvénient est que le travail d'optimisation est à la charge du programmeur et du [[compilateur]] et nuit donc à l'interopérabilité. Le déplacement d'un travail à l'extérieur du processeur avait déjà prévalu pour le [[Reduced instruction set computer|RISC]].

Une autre originalité du Cell, c'est qu'il est optimisé pour le [[parallélisme (informatique)|calcul parallèle]] : plusieurs processeurs peuvent communiquer entre eux et partager leur charge de travail. Ainsi, plus on possède de processeurs Cells, plus on a une puissance de calcul importante à disposition.

Les performances maximales théorique ({{lang|en|''peak''}}) du processeur Cell à {{Unité|3.2|GHz}} avec 8 SPEs, atteintes lors de calculs vectoriels, sont :
* en [[Virgule flottante|simple précision {{unité|32|bits}} (SP)]] : 230,4 [[Floating-point operations per second|GFLOPS]] (25,6 [[Floating-point operations per second|GFLOPS]] par SPE, 25.6 [[Floating-point operations per second|GFLOPS]] pour le PPE)
* en [[Virgule flottante|double précision {{unité|64|bits}} (DP)]] : 20,8 [[Floating-point operations per second|GFLOPS]] (1.8 [[Floating-point operations per second|GFLOPS]] par SPE, 6.4 [[Floating-point operations per second|GFLOPS]] pour le PPE)

=== Un cœur principal et huit cœurs spécifiques ===
[[Image:Schema Cell.png|thumb|250px|L'architecture du processeur Cell]]
Plutôt que de dupliquer plusieurs fois le même cœur identique, comme sur les [[Microprocesseur multi cœur|processeurs multi cœur]] classiques, les concepteurs ont choisi une tout autre approche : un cœur principal, et huit cœurs spécifiques.

Le cœur principal, dit {{lang|en|''PowerPC Processing Element''}} ou ''PPE'', reste relativement proche d'un cœur classique : même si comme nous l'avons vu sa conception est simplifiée, en particulier avec l'absence de module d'optimisation, le jeu d'instruction [[IBM POWER]], bien connu, permet un accès à la RAM via un système de cache à deux niveaux L1 et L2. Ainsi, le PPE est la partie du Cell la moins exotique.

Chacun des huit cœurs spécifiques, dit {{lang|en|''Synergystic Processing Elements''}} ou ''SPE'', est constitué de 2 parties : une mémoire locale ({{lang|en|''Local Storage''}} ou LS) de {{Kio|256}} et une unité de calcul vectoriel dite {{lang|en|''Streaming Processor Unit''}} ou SPU. Dotés d'un jeu d'instruction [[Single Instruction Multiple Data|SIMD]] spécifique mais se rapprochant de [[AltiVec]], les SPU ont un accès direct et extrêmement rapide à leur mémoire locale. Par contre, pour accéder à la mémoire principale ils doivent effectuer une requête de transfert [[Asynchronisme|asynchrone]] à un ''bus d'interconnexion''.

Ce bus d'interconnexion dit {{lang|en|''Element Interconnect Bus''}} ou ''Bus EIB'' est le dernier élément très important du Cell. Son rôle est d'établir la connexion entre le PPE, les SPE, la mémoire RAM principale, et les périphériques d'entrée-sortie.

Pour résumer et simplifier :
*le PPE se charge de préparer le travail et de démarrer les SPE (c'est un peu un rôle de chef d'orchestre). Il sert aussi à effectuer toutes les tâches qui ne peuvent pas simplement être effectuées sur les SPE.
*Les SPE exécutent ainsi les calculs les plus complexes à la demande du PPE en récupérant les données dans leur mémoire locale grâce à l'EIB.
*Enfin, pour maximiser les performances en évitant d'attendre l'EIB, le code s'exécutant sur un SPU doit effectuer ses calculs en même temps qu'ont lieu les transferts, par exemple en utilisant plusieurs [[Mémoire tampon|mémoires tampons]].

== Caractéristiques ==
Il dispose de 234 millions de [[transistor]]s gravés sur une surface de {{Unité|235|mm|2}} en {{Unité|90|nm}} [[Silicium sur isolant|SOI]] ({{lang|en|''Silicon On Insulator''}}). 
La version finale tourne à {{Unité|3.2|GHz}} en {{Unité|0.9|V}} et est formée de huit couches de cuivre interconnectées. Le contrôle de la température est dynamique : dix capteurs thermiques numériques et un capteur linéaire.

Un processeur {{lang|en|'''CBE (Cell Broadband Engine)'''}} est composé de :
* 1 PPE ({{lang|en|''PowerPC Processing Element''}}) : unité généraliste simplifiée, « {{lang|en|''in order''}} »
* 8 SPEs ({{lang|en|''Synergistic Processing Element''}}) ou « {{lang|en|''[[Single Instruction Multiple Data|SIMD]] processing unit''}} » pour certains auteurs
* Un cache de niveau 2 de {{Kio|512}} partagé
* l'EIB ({{lang|en|''Element Interconnect Bus''}}) qui gère les communications internes entre les différents éléments
* MIC ({{lang|en|''Memory Interface Controler''}}) : contrôleur mémoire partagé
* {{lang|en|''Flex I/O interface''}} : contrôleur d'entrées/sorties (E/S)

Le mot {{lang|en|''cell''}} signifie cellule en anglais. Le processeur se décompose en effet en plusieurs cellules. Une cellule est un ensemble formé par le PPE et un SPE. Cette unité matérielle indépendante peut être affectée à un {{lang|en|''[[Processus léger|thread]]''}}. La répartition des tâches selon les cellules est l'enjeu pour le programmeur qui souhaite utiliser au mieux ce processeur.

=== Le {{lang|en|''PowerPC Processing Element''}} ===
[[Image:PPE (Cell).png|thumb|250px|L'architecture du PPE]]
Le cœur (PPE) utilise les jeux d'instructions [[PowerPC]] et [[AltiVec]], les nombres entiers, et la répartition du travail entre les SPEs.
C'est un [[microprocesseur|processeur]] {{unité|64|[[bit]]s}}, « {{lang|en|''In Order''}} », et [[Simultaneous Multi Threading|SMT]] deux voies. Il a une [[mémoire cache]] intégrée de niveau 1 de {{Kio|32}}.

=== Les {{lang|en|''Synergistic Processing Element''}} ===
[[Image:SPE (cell).png|thumb|250px|left|L'architecture du SPE]]
Ils se destinent au calculs [[Single Instruction Multiple Data|SIMD]].
Un SPE correspond à un [[processeur vectoriel]] indépendant possédant 128 registres {{Unité|128|bit}}, 4 unités de calcul en virgule flottante double précision et 4 unités de calcul entiers. Il effectue deux instructions par cycle d'horloge. Il inclut une  mémoire locale de {{Kio|256}} de type SRAM haute vitesse.
Un processeur Cell contient 8 SPEs. 

Celui de la [[PlayStation 3|PS3]] n'aura que 7 unités fonctionnelles, dont une utilisée pour gérer les DRMs et la sécurité (ce qui fait 6 unités utilisables par les jeux et applications)<ref>{{Lien web |langue=fr |auteur=Fabien, dit "Electronikheart" |titre=PlayStation 3 60 GO - Démontage et Analyse - 10 ans Déjà ! |url=https://www.youtube.com/watch?v=8ZQjXvYSlEg&t=2269s |site=youtube.com |date=22 Décembre 2016 |consulté le=29 Novembre 2020}}</ref>. Les différentes hypothèses à ce sujet sont :

* limiter le nombre de rejet en sortie d'usine ;
* garantir le fonctionnement de la PS3 en cas de défaillance matérielle d'un cœur durant la durée de vie de la console.

=== L'{{lang|en|''Element Interconnect Bus''}} ===
Comporte 4 boucles {{Unité|128|bit}} supportant des transferts multiples. Il relie tous les composants du CELL entre eux : PPE, SPEs, cache L2 et contrôleurs mémoire et entrées/sorties.

=== Contrôleurs mémoire et entrée/sortie ===
Le MIC est un double contrôleur mémoire XDR (XDRAM) offrant un débit de {{Unité|25.6|Go}} par seconde. On trouve deux interfaces E/S configurables ({{Unité|76.8|Go/s}}, {{Unité|6.4|Gbit/s}}) (Flexible I/O)

== Système ==
Annoncé le {{date|29|juin|2005}}, le [[noyau du système d'exploitation]] [[Linux]] supportera ce processeur CELL : [http://linuxfr.org/2005/06/29/19228.html Annonce du port de Linux sur le processeur CELL] - {{date|29|juin|2005}}

On peut voir dans le {{lang|en|''ChangeLog''}}, les [http://wiki.kernelnewbies.org/Linux_2_6_16 changements intervenus pour la version 2.6.16 avec la précédente] - {{date|20|mars|2006}} permettant à [[Linux]] de tourner à partir de cette version du noyau.

À partir de la version 2.6.16 du noyau [[Linux]], vous pouvez consulter et utiliser la [http://kernel.org/git/?p=linux/kernel/git/torvalds/linux-2.6.git;a=blob;f=Documentation/filesystems/spufs.txt documentation du système de fichier virtuel de contrôle des SPUs] en anglais.

Depuis le {{date|14|juillet|2006|en informatique}}, est accessible en anglais, en version SDK 1.1 et pour partie sous distribution Fedora core 5, l'ensemble des logiciels et documentation nécessaire au développement et à la compilation pour le processeur CELL sous [[Linux]], cf. [https://web.archive.org/web/20070311194932/http://www.bsc.es/projects/deepcomputing/linuxoncell/?S_TACT=105AGX59&S_CMP=GR {{lang|en|''Informations about how to enable linux on Cell Broadband Engine™ based systems''}}] par {{lang|en|''[[Centro Nacional de Supercomputación|Barcelona Supercomputing Center (BSC)]]''}}.

L'accélération 3D libre pour le processeur CELL est ajouté en janvier 2008 avec une première version rudimentaire d'un pilote pour [[Gallium 3D]] le futur remplaçant de [[Mesa 3D]], implémentation libre d'[[OpenGL]]<ref>{{en}} [http://gitweb.freedesktop.org/?p=mesa/mesa.git;a=commit;h=b87c1ab2c06d0556d57a6377cf7ade737eef5b73 {{lang|en|''added Cell driver page''}}] dans le {{lang|en|''changelog''}} GIT de Mesa 3D</ref>.
.

== Calcul à Haute Performance ==

{| class="wikitable"
|+ Tableau comparatif processeurs, test Linpack HPC double précision (classés par <math>R_{max}</math> par processeur en ordre décroissant)
! Machine / processeur(s)
! #proc
! #core
par proc
! <math>R_{max}</math> (GFlop/s)
! <math>R_{peak}</math> (GFlop/s)
! <math>R_{max}</math> (GFlop/s)
par proc
! <math>R_{peak}</math> (GFlop/s)
par proc
|-----
| IBM Cell BE ({{Unité|3.2|GHz}})¹¹¹ en 2006
| 1
| 9
| 98.05
| 14.6 ({{Unité|64|bit}})
204.8 ({{Unité|32|bit}})
| 98.05
| 14.6 ({{Unité|64|bit}})
204.8 ({{Unité|32|bit}})
|-{{ligne grise}}
| Itanium 2 Montecito (2× Itanium 2 à {{Unité|1.6|GHz}})
| 1
| 2
| (~12)¹
| 12.8
| (~12)¹
| 12.8
|-----
| IBM Cell BE ({{Unité|3.2|GHz}}) en 2005
| 1
| 9
| (10~13)¹
| 14.6
| (10~13)¹
| 14.6
|-{{ligne grise}}
| Pentium 4 + SSE3 ({{Unité|3.6|GHz}})
| 1
| 1
| 
| 14.4
| 
| 14.4
|-----
| IBM IntelliStation POWER 285 (2× POWER5+ à {{Unité|1.9|GHz}})
| 2
| 1
| 14.35
| 15.2
| 7.18
| 7.6
|-{{ligne grise}}
| HP Integrity rx1620-2 (2× Itanium 2 à {{Unité|1.6|GHz}})
| 2
| 1
| 12.05
| 12.8
| 6.03
| 6.4
|-----
| Pentium 4 ({{Unité|3.2|GHz}})
| 1
| 1
| 
| 6.4
| 
| 6.4
|-{{ligne grise}}
| HP ProLiant BL25p (2× AMD 254 Opteron à {{Unité|2.8|GHz}})
| 2
| 1
| 
| 11.2
| 
| 5.6
|}

<small>
Sources : 
[http://www.netlib.org/benchmark/performance.ps LINPACK benchmark sur de nombreuses machines] du {{date|20|juillet|2006|en informatique}} au format ps<!-- postscript ou autre ? --> - et - 
[http://www-128.ibm.com/developerworks/power/library/pa-cellperf/ IBM performance - Tableau 9] du {{date|29|novembre|2005|en informatique}}
</small>

<small>¹ valeurs estimées</small>

¹¹¹ L'algorithme utilisé pour obtenir cette performance suit une approche de raffinement itérative où un couple de 32 et {{unité|64|bits}} en virgule flottante sont utilisés. Cette méthode calcule une [[factorisation LU]] en {{unité|32|bits}} et utilise une approche de raffinement itérative où est sélectionnée la solution avec une précision de {{unité|64|bits}}. La précision obtenue est équivalente à une implémentation {{unité|64|bits}}. Dans notre cas, le Rpeak est noté par un couple de 32 et {{unité|64|bits}} en virgule flottante.
* L'aspect négatif de cette approche est que celle-ci nécessite une fois et demi plus de mémoire qu'une approche normale de factorisation LU en {{unité|64|bits}}. Pour plus d'information voir : [http://icl.cs.utk.edu/iter-ref/ Exploitation du calcul en simple précision pour une exacte résolution en double précision].
* L'aspect positif de cette approche est que celle-ci permet d'utiliser les énormes capacités de calcul du processeur CELL en {{unité|32|bits}} soit {{unité|204.8|GFLOP/s}}, au lieu de plafonner en {{unité|64|bits}} à {{unité|14.6|GFLOP/s}} (mais néanmoins supérieures aux autres processeurs actuels - 2006).

À noter que, certains des processeurs utilisés pour les Calculs Haute Performance démontrent aujourd'hui la supériorité des performances lors de calculs {{unité|32|bits}} par rapport à des calculs directement réalisés en {{unité|64|bits}}, comme les processeurs [[Advanced Micro Devices|AMD]] [[Opteron]], [[Intel Corporation|Intel]] [[Pentium (marque)|Pentium]], [[International Business Machines Corporation|IBM]] [[PowerPC]], et [[Cray Inc.|Cray]] X1.

== Applications ==
=== [[Sony Corporation|Sony]] ===
Application la plus connue, la console de jeux vidéo [[PlayStation 3]] de [[Sony Corporation|Sony]] est conçue autour du processeur CELL.

Pour des raisons de coûts de production, un des huit SPEs est inutilisé afin d'obtenir un rendement de production plus élevé (Sony peut utiliser les processeurs avec 1 ou 0 SPE défectueux). Le processeur CELL de la PS3 aura ainsi 7 SPE contrairement à la version standard d'IBM à 8 SPE<ref name="PS3">{{en}} [http://feeds.feedburner.com/arstechnica/BAaf?m=1174 {{lang|en|''Revolution disclosures, and a PS3 tidbit''}}] sur Ars Technica</ref>.

=== Mercury ===

Mercury et IBM ont collaboré pour développer des solutions basées sur le processeur CELL.

Mercury propose au {{date|1|juillet|2006|en informatique}} quatre solutions à base de processeurs CELL, plus une solution d'évaluation ({{lang|en|''performance peak [[Virgule flottante|simple précision]]''}}) :
* 200 [[Floating-point operations per second|GFLOPS]] « PowerBlock 200 » Châssis ATR pour véhicule militaire terrestre contenant 1 processeur CELL à {{Unité|3|GHz}}, soit la capacité de 45 processeurs Intel [[Pentium 4]] Xeon à {{Unité|2.2|GHz}}
* 410 [[Floating-point operations per second|GFLOPS]] « {{lang|en|''1U Dual Cell-Based Server''}} » Un serveur {{lang|en|''rack''}} composé de 2 processeurs CELL à {{Unité|3.2|GHz}}
* 16 [[Floating-point operations per second|TFLOPS]] « {{lang|en|''Dual Cell-Based Blade''}} » Une lame à 2 processeurs CELL offrant une performance maximale de 400 [[Floating-point operations per second|GFLOPS]], pouvant être monté avec 6 châssis de BladeCenter contenant chacun 7 lames.
* 25 [[Floating-point operations per second|TFLOPS]] « {{lang|en|''Turismo Cell-Based System''}} » Un package à 4 processeurs CELL offrant une performance maximale de 800 [[Floating-point operations per second|GFLOPS]], pouvant être monté avec 6 châssis de 5 package à 4 processeurs chacun pour une taille totale réduite.
* Un système d'évaluation de la technologie CELL « {{lang|en|''Cell Technology Evaluation System (CTES)''}} » Un châssis BladeCenter de 7 lames contenant chacun 2 processeurs CELL à {{Unité|2.4|GHz}}.

=== [[International Business Machines Corporation|IBM]] ===
IBM annonce une nouvelle génération de serveurs lame et la formation officielle de la communauté Blade qui regroupent des acteurs collaborent au développement de solutions BladeCenter.

Ce serveur lame (utilisé pour le nouveau BladeCenter H) regroupe 9 processeurs CELL, constituant la première offre de ce type chez IBM.
Conçu pour les traitements de calcul intensif et les applications multimédia à forte demande en bande passante, il permet d’augmenter de manière significative la bande-passante des petits serveurs lames, et offre ainsi aux entreprises la possibilité de faire circuler 10 fois plus de données sur leur réseau.
Cette percée technologique repousse les limites des performances internes des nouveaux systèmes en leur fournissant plus de {{unité|40|Gbit/s}} (Gb) de bande-passante I/O par lame.

Annoncé en {{date||septembre|2006|en informatique}}, [[Roadrunner (supercalculateur)|Roadrunner]] est le premier [[Superordinateur|supercalculateur]] à utiliser ce processeur ({{formatnum:16000}} processeurs de ce type). Il est construit par IBM.

== Les enjeux scientifiques et industriels du CELL ==
Si le processeur CELL a été, initialement conçu pour les consoles de jeux, sa très grande puissance de calcul le rend très attractif dans de nombreux domaines comme le calcul intensif (HPC), le traitement d'images (TI) et la vision industrielle (VI). Sa complexité rend le portage d'applications très complexe car il faut optimiser les calculs et les transferts. Optimiser les transferts signifie optimiser deux types de transferts : ceux depuis la mémoire externe vers un SPE et ceux entre SPE. Cela revient à implémenter des modèles de transfert pour des calculs dits ''SIMD'' ou {{lang|en|''pipeline''}}. Optimiser un code SPE, n'est alors ''pas plus compliqué'' que d'optimiser un code sur un processeur Altivec. Le jeu d'instruction est très proche et supporte les calculs en flottant et en entiers. Fin [[2007 en informatique|2007]], seules deux équipes de R&D au monde ont réussi cela, la société Rapidmind rachetée en août 2009 par [[Intel]]<ref>[http://software.intel.com/en-us/blogs/2009/08/19/rapidmind-intel/ "RapidMind + Intel"], Intel Blog (19-08-2009)</ref> et l'équipe AXIS de l'IEF (Institut d'Électronique Fondamentale) ([[Université Paris-Sud 11|Université Paris Sud]]). Rapidmind a l'avantage de pouvoir en plus déployer du code sur GPU (carte 3D NVidia et AMD-ATI).


== Une nouvelle version du Cell ==

[[Sony]] a livré plus d'informations sur la nouvelle révision {{unité|65|nm}} du processeur Cell Broadband Engine, actuellement en production massive pour remplacer la première version du processeur gravée en {{unité|90|nm}}.

Le Cell en {{unité|65|nm}} viendra notamment remplacer son prédécesseur dans les [[PlayStation 3]] de [[Sony]], il aura l'avantage d'être 40 % plus petit que la version {{unité|90|nm}}, et surtout de moins chauffer. L'actuelle version {{unité|90|nm}} du processeur a un [[Die (circuit intégré)|die]] tellement grand ({{unité|222|mm|2}}) que cela pose un réel problème de rendement, car [[Sony]] peut alors en placer moins sur une même galette de silicium ([[wafer]]). Avec une réduction de la surface du [[Die (circuit intégré)|die]] du processeur de 40 %, la production pourra atteindre des rendements bien plus profitables.

Cette amélioration de rendement sera au moins aussi importante lors du passage du {{unité|65|nm}} au {{unité|45|nm}}, que [[Sony]] prévoit pour la première moitié de l'année 2009. Tous ces processeurs sont gravés grâce à la technologie [[Silicium sur isolant|SOI]] (Silicon On Insulator), utilisée par [[IBM]] et [[Advanced Micro Devices|AMD]].

En chauffant moins, le Cell en {{unité|65|nm}} va aussi pouvoir atteindre des fréquences plus élevées. [[Sony]] annonce jusqu'à {{unité|6|GHz}} sous une tension d'1,3 V, là où le Cell {{unité|90|nm}} ne pouvait atteindre que {{unité|5.2|GHz}}, à la limite de ses capacités. Sur une tension d'1 V, le Cell {{unité|65|nm}} atteint les {{unité|4|GHz}} sans problème.

Cette montée en fréquence est aussi due à la séparation de l'alimentation de la [[Static_Random_Access_Memory|SRAM]] (mémoire cache du processeur) et du reste de la puce. Deux lignes de tension indépendantes pour améliorer les performances et la consommation du processeur.

Notez qu'IBM compte bien utiliser sa dernière trouvaille, l'[[eDRAM]], dans une prochaine génération de processeurs Cell.

== Détails du développement ==
Le développement du processeur Cell de la PlayStation 3 (et du [[Xenon (processeur)|Xenon]] de la Xbox 360) est détaillé dans les ouvrages ''The Race For A New Game Machine''<ref>{{Ouvrage|langue=anglais|auteur1=David Shippy|titre=The Race For A New Game Machine|éditeur=Citadel Press|date=2010|isbn=978-0-806-53142-7}}</ref> de David Shippy et ''The Xbox 360 Uncloaked''<ref>{{Ouvrage|langue=anglais|auteur1=Dean Takahashi|titre=The Xbox 360 Uncloaked|éditeur=Lulu Press|date=2006|isbn=978-0-977-78421-9}}</ref> de [[Dean Takahashi]], mettant en avant les principaux éléments suivants.

Le développement du processeur Cell a commencé dès l’an 2000, immédiatement après le lancement de la PlayStation 2, avec une date de sortie de la PlayStation 3 prévue pour la fin d’année 2005. [[Ken Kutaragi]], responsable du développement de la PlayStation 3 chez Sony, s’adressa à de nombreux concepteurs de processeurs, qui lui proposèrent tous des dérivés de leurs processeurs présents dans leur catalogue, mais Ken Kutaragi refusa toutes ces propositions, exigeant une vision plus large pour concevoir un tout nouveau processeur en repartant de zéro en visant une performance très élevée et une très basse consommation. Seuls IBM et Toshiba acceptèrent de développer un processeur de ce type, Intel s’étant contenté de proposer le {{lien|trad=Tejas and Jayhawk|texte=Tejas}}, son futur processeur monocore à très haute fréquence, mais qui ne vit finalement jamais le jour en raison de problèmes de surchauffe. L’idée du consortium Sony-IBM-Toshiba était de concurrencer Intel sur le segment des processeurs multicoeurs à basse consommation plutôt que sur le segment des monocoeurs à forte consommation, bataille qui aurait été perdue d’avance selon eux.

En plein développement du Cell de la PlayStation 3, IBM a signé en 2003 un contrat avec Microsoft pour fournir également le processeur central de la Xbox 360, concurrente de la PlayStation 3, en reprenant le PPE du Cell et en le modifiant selon le cahier des charges de Microsoft. David Shippy et son équipe se sont initialement sentis « trahis » par leur hiérarchie IBM, Microsoft étant le concurrent direct de Sony. IBM, Sony et     Toshiba s’étaient certes mis d’accord sur le fait qu’ils pourraient tous proposer le Cell ou ses composants à d’autres clients, mais aucun n’avait directement envisagé que cela pourrait intervenir avant même que le Cell ne soit finalisé, et encore moins pour un concurrent direct de la PlayStation 3. Shippy indique donc s’être demandé à quel point il ne se retrouvait pas en conflit d’intérêt, au moins moral si ce n’est légal, et si la charge de travail additionnelle apportée par la Xbox 360 ne rendrait pas impossible techniquement et/ou en termes de délais le développement en parallèle du Cell et du nouveau processeur dérivé du Cell, qui allait devenir le Xenon.

Le PPE, la partie commune au Cell et au Xenon, fut pendant un temps officiellement nommée « PB » pour « Power(PC)-Boosted » mais signifiait en réalité, d’après David Shippy, « PlayBox », contraction de « PlayStation » et « Xbox », montrant bien le caractère commun de cette partie du processeur. Des ingénieurs de Sony travaillèrent pendant quelque temps et sans le savoir sur le processeur de leur concurrent. Shippy était au début très mal à l’aise avec cette situation, mais indique s’être par la suite très bien entendu avec Microsoft et avoir accepté cette concurrence interne peu traditionnelle.

Le développement du Xenon, bien que commencé plus de deux ans après celui du Cell, aboutit paradoxalement plus vite que celui de ce-dernier. Le Xenon s’est en effet révélé plus simple à concevoir, car construit de façon relativement classique autour de trois PPE, par rapport au Cell qui n’utilisait qu’un seul PPE mais était couplé à plusieurs SPE qui rencontrèrent des soucis de développement, notamment en raison de la demande tardive de Ken Kutaragi d’inclure huit SPE dans le Cell au lieu des six initialement prévus, au seul prétexte, absurde selon Shippy, que « Huit, c’est beau ». La demande de Kutaragi ne put être satisfaite et la version finale du Cell de la PlayStation 3 ne contenait que sept SPE (le huitième étant désactivé). Par ailleurs, Microsoft avait prévu un fabricant de « secours » en plus d’IBM, {{lien|trad=Chartered_Semiconductor_Manufacturing|texte=Chartered Semiconductor}}, de sorte que, lorsqu’IBM fut confronté à des problèmes de production sur les premiers Cells et Xenons, Chartered Semiconductor parvint bien à livrer à temps les Xenons à Microsoft (mais ne produisit évidemment aucun Cell pour Sony).

Le premier exemplaire du Xenon fut mis sous tension et démarra correctement (du premier coup) en janvier 2005, plusieurs semaines avant le premier exemplaire du Cell. La complexité du Cell en raison de ses SPE rendait la construction des bibliothèques de développement de jeux bien plus complexe pour la PlayStation 3 que pour la Xbox 360, dont un prototype physique approché put être conçu pour les développeurs à partir d’un processeur [[PowerPC 970]] et d’une carte graphique [[ATI Technologies|ATI]] [[Radeon]] 9800, alors qu’aucun prototype physique ne pouvait raisonnablement approcher le Cell : seuls des procédés d’émulation très lents étaient envisageables. Pour ces raisons, le premier jeu Xbox 360 fonctionnait dès janvier 2005, des mois avant que le premier jeu PlayStation 3 puisse démarrer.

Le premier exemplaire du Cell fut mis sous tension quelques semaines après le premier Xenon de la Xbox 360, mais parvint à fonctionner sans difficulté à plus de {{unité|5 GHz}}, bien au-delà des spécifications requises ({{unité|4 GHz}} ciblé en développement contre {{unité|3,2 GHz}} pour le Cell final), signe selon Shippy de l’excellence de sa conception et de sa fabrication malgré les divers obstacles rencontrés.

Finalement, la Xbox 360 sortit bien fin 2005 comme prévu par Microsoft, aidé par le risque pris de produire massivement le Xenon avant les tests finaux, risque que Sony n’osa pas prendre pour la PlayStation 3, qui ne sortit que fin 2006, avec un an de retard sur le planning originel, mais finalement pour des retards plus imputables à la carte graphique [[RSX (processeur)|RSX]] qu’au Cell lui-même.

== Notes et références ==
<references />

== Voir aussi ==
=== Articles connexes ===
* [[PlayStation 3]]
* [[Roadrunner (supercalculateur)]]
* [[PowerPC]]
* [[Linux]]

=== Liens externes ===
{{Trop de liens|date=octobre 2008}}
Dossiers de présentation du CELL :
* [http://www.presence-pc.com/tests/Le-processeur-Cell-366/ Le processeur Cell] sur [http://www.presence-pc.com presence-pc.com]
* {{en}} [http://www.realworldtech.com/page.cfm?ArticleID=RWT072405191325 Article détaillé sur le CELL sur RWT]
* {{en}} [https://arstechnica.com/articles/paedia/cpu/cell-1.ars Le CELL sur Ars Technica partie {{I}}]
* {{en}} [https://arstechnica.com/articles/paedia/cpu/cell-2.ars Le CELL sur Ars Technica partie {{II}}]
* {{en}} [https://web.archive.org/web/20060717023841/http://www.dailytech.com/article.aspx?newsid=3295 Taux de rejet industriel de la puce Cell] (Les puces, avec des cores dégradés parmi les 8 spécifiques, restent utilisables avec ceux encore fonctionnels)

Articles d'étude approfondie du CELL :
* {{en}} [https://web.archive.org/web/20060620010548/http://www.cs.berkeley.edu/%7Esamw/projects/cell/CF06.pdf Potentiel du processeur CELL pour les calculs scientifiques par S. Williams & collaborateurs de la division recherche computationnelle du laboratoire de Berkeley]
* {{en}} [http://www.blachford.info/computer/Cell/Cell0_v2.html Explication de l'architecture CELL par Nicholas Blachford en 2005 d'après les publications de Sony, Toshiba, IBM et Rambus]
* {{en}} [http://icl.cs.utk.edu/iter-ref/ Exploitation du calcul en simple précision pour une exacte résolution en double précision]
* {{en}} [https://web.archive.org/web/20070207150213/http://www.hpcwire.com/hpc/692906.html Moins est mieux : Exploitation du calcul mathématique en simple précision pour les systèmes de Calcul à Haute Performance] ([[Superordinateur|HPC]])

{{Palette|Architecture Power}}
{{Portail|électricité et électronique|informatique}}

[[Catégorie:Architecture Power]]
[[Catégorie:Produit lancé en 2005]]