Voir la source de Transistor à un électron

{{À wikifier|date=mai 2020}}

[[Fichier:Schéma SET.jpg|vignette|Fig. 1 Schéma simplifié d’un SET.]]
Le '''transistor à un électron''' (''Single-electron transistor'', SET) est un dispositif électronique basé sur l’effet de [[blocage de Coulomb]]. Dans un tel composant, les électrons traversent par [[effet tunnel]] une jonction source/drain, via une [[boîte quantique]] (îlot conducteur plus communément connu sous son appellation anglophone [[quantum dot]], ou QD). Le [[potentiel électrique]] du quantum dot peut être contrôlé par une troisième électrode, ou grille, à laquelle il est lié par un couplage capacitif. La boîte quantique est placée entre deux jonctions tunnel ''<ref>S. Mahapatra, V. Vaish, C. Wasshuber, K. Banerjee, and A. M. Ionescu, “Analytical Modeling of Single Electron Transistor for Hybrid CMOS-SET Analog IC Design,” IEEE Trans. Electron Devices, vol. 51, no. 11, {{p.|1772–1782}}, novembre 2004.</ref>'', chacune étant modélisée par une [[Capacité électrique|capacitance]] (C<sub>D</sub> et C<sub>S</sub>) et une [[Résistance (composant)|résistance]] (R<sub>D</sub> et R<sub>S</sub>) parallèles.

== Histoire ==
Un nouveau champ d’étude de la [[physique de la matière condensée]] s’est ouvert en 1977, quand [[David J. Thouless|David Thouless]] a montré que la taille d’un [[Conducteur (électricité)|conducteur]], si elle est suffisamment petite, influe sur ses propriétés électroniques<ref>Thouless, David J. (1977). "Maximum Metallic Resistance in Thin Wires". Phys. Rev. Lett. 39 (18): 1167–1169. Bibcode:1977 PhRvL..39.1167T.</ref>. Le champ de recherche qui a suivi dans les années 1980, s’intéressant aux systèmes sub-microniques, est aussi appelé physique [[mésoscopique]]<ref>Al'Tshuler, Boris L.; Lee, Patrick A. (1988). "Disordered electronic systems". Physics Today. 41 (12): 36–44. Bibcode:1988PhT....41l..36A.</ref>. Il est le point de départ de travaux sur les transistors à un électron.

Le premier [[transistor]] à un électron basé sur le blocage de Coulomb est rapporté en 1986 par les chercheurs K. K. Likharev and D. V. Averin<ref>Averin, D. V.; Likharev, K. K. (1986-02-01). "Coulomb blockade of single-electron tunnelling, and coherent oscillations in small tunnel junctions". Journal of Low Temperature Physics. 62 (3–4): 345–373. Bibcode:1986JLTP...62..345A.</ref>. Quelques années plus tard, T. Fulton et G. Dolan des Bell Labs aux États-Unis démontrent le fonctionnement d’un tel composant<ref>"Single-electron transistors". Physics World. 1998-09-01. Retrieved 2019-09-17.</ref>. En 1992, {{lien|Marc A. Kastner}} souligne l’importance des niveaux d’énergie de la boîte quantique<ref>Kastner, M. A. (1992-07-01). "The single-electron transistor". Rev. Mod. Phys. 64 (3): 849–858. Bibcode:1992RvMP...64..849K. doi:10.1103/RevModPhys.64.849.</ref>. À la fin des années 1990 et au début des années 2000, les physiciens russes S. P. Gubin, V. V. Kolesov, E. S. Soldatov, A. S. Trifonov, V. V. Khanin, G. B. Khomutov, et S. A. Yakovenko sont les premiers à réaliser un SET basé sur des amas moléculaires et fonctionnant à température ambiante<ref>Gubin, S. P.; Gulayev, Yu V.; Khomutov, G. B.; Kislov, V. V.; Kolesov, V. V.; Soldatov, E. S.; Sulaimankulov, K. S.; Trifonov, A. S. (2002). "Molecular clusters as building blocks for nanoelectronics: the first demonstration of a cluster single-electron tunnelling transistor at room temperature". Nanotechnology. 13 (2): 185–194. Bibcode:2002Nanot..13..185G. doi:10.1088/0957-4484/13/2/311.</ref>.

== Intérêt ==
Le développement important de [[Internet des objets|l’internet des objets]] (ou IoT : Internet of Things) et des applications médicales pose avec acuité la question de la consommation énergétique de ces composants. Leur large diffusion dans tous les aspects de la vie courante génère une consommation énergétique significative. L’électronique à très faible consommation d’énergie est ainsi devenue l’un des sujets de recherche majeurs dans le domaine des micro- et nano-technologies. Dans ce contexte, le transistor à un électron est un bon candidat pour combiner faible consommation d’énergie et densité de composants élevée.

Ils conviendraient entre autres pour les applications suivantes : électromètre à haute sensibilité, [[spectroscopie]] à un électron, étalon de courant continu, étalon de température, détection infrarouge, circuits logiques à contrôle en tension ou en courant, transistors programmable.

== Composant ==
=== Principe ===
Les SET comportent, comme les [[Transistor à effet de champ|FET]], trois électrodes : la source, le drain et la grille. La différence principale entre les SET et les [[Transistor à effet de champ à grille métal-oxyde|MOSFET]], composants aujourd’hui les plus courants, se trouve dans l’architecture du canal entre source et drain. Le canal d’un FET peut passer d’un état isolant à un état conducteur lorsque la grille est polarisée ; à l’inverse, le canal du SET est toujours isolant. Le couplage source-drain se fait alors par deux jonctions tunnel, entre lesquelles se trouve un petit « îlot » de conduction, ou quantum dot (QD)<ref>K. Uchida, K. Matsuzawa, J. Koga, R. Ohba, S. I. Takagi, and A. Toriumi, “Analytical single-electron transistor (SET) model for design and analysis of realistic SET circuits,” Jpn. J. Appl. Phys., vol. 39, no. 4 B, {{p.|2321–2324}}, 2000.</ref>. La tension appliquée à la grille permet de contrôler le passage d’électrons vers le QD, grâce au phénomène de [[blocage de Coulomb]].
[[Fichier:Set schema.png|vignette|Fig.2 - Schéma d’un transistor à un électron.]]

Le courant source-drain  <math>I,</math>  répond à la loi d’Ohm quand une tension V<sub>SD</sub> est appliquée. Il est égal à V<sub>SD</sub> {R} , où la résistance  <math>R</math>  vient principalement des transferts d’électrons par effet tunnel entre source et QD, et entre QD et drain. La tension de grille  <math>V_{\rm G}</math>  module la résistance du QD, qui va contrôler le courant. Ce comportement est identique à celui des FETs. Mais quand on s’éloigne de cette approche macroscopique, on peut décrire des effets quantiques dans ce courant  <math>I</math> .

Dans l'état de blocage, aucun [[niveau d'énergie]] accessible par les électrons de la source ne permet l'occurrence d'un effet tunnel (voir Fig.3 en rouge) entre un électron de l'électrode de source vers un état inoccupé de l'îlot. Puisque tous les niveaux d'énergie de l'îlot avec des énergies inférieures à celle de l'électrode de source sont déjà occupés, seuls des niveaux d'énergie supérieurs sont libres dans l'îlot.

Lorsqu'une tension positive est appliquée à l'électrode de porte, les niveaux d'énergie de l'électrode d'îlot sont abaissés. Ainsi maintenant, un électron de l'électrode de source (voir Fig.3 en vert, 1.) peut pénétrer dans l'îlot (2.), occupant un niveau d'énergie précédemment vacant car anciennement trop élevé. À partir de là, il peut pénétrer dans l'électrode de drain (3.) où il se diffuse de façon inélastique et atteint le niveau de Fermi de l'électrode de drain (4.). Les niveaux d'énergie de l'électrode de l'îlot sont espacés uniformément avec une séparation de  <math>\Delta E</math> . Ceci donne lieu à un auto-capacitance  <math>C</math>  de l'îlot, défini comme  <math>C = \frac{e^2}{\Delta E}</math> .

=== Théorie ===
La recherche sur les SETs est basée principalement sur la « théorie orthodoxe » qui pose trois hypothèses :
* L’énergie à l’intérieur de l’îlot est un continuum, ce qui se vérifie si et seulement si le quantum d’énergie E<sub>k</sub> << k<sub>B</sub>T.
* Le temps de traversée d’un électron à travers la barrière de potentiel est négligeable devant les autres grandeurs temporelles. Cette hypothèse est valable pour les barrières typiques des SET, où τ<sub>t</sub> ~10-15s.
* Les effets tunnels concomitants sont négligés. Ceci est valable si la résistance de toutes les barrières de potentiel du système est largement supérieure à la résistance quantique nécessaire au confinement des électrons dans le quantum dot (~26 kΩ).
[[Fichier:Schéma circuit SET.jpg|vignette|Fig.3 - Schéma du circuit équivalent d’un transistor à un électron.]]

Plaçons-nous tout d’abord dans le cas d’un système de deux jonctions tunnel en série, polarisées par une tension  <math>V_{\rm p}</math> . La grille (diélectrique entourant le QD) n’est donc pas polarisée, et on note  <math>q_0</math>  la charge parasite de ce diélectrique.  <math>n_{\rm S}</math>  et  <math>n_{\rm D}</math>  sont les nombres d’électrons transférés dans les jonctions tunnel Source-QD et QD-Drain respectivement. Les charges accumulées par les barrières de potentiel associées sont données par :

 <math>q_{\rm S} = C_{\rm S} V_{\rm S}</math> 

 <math>q_{\rm D} = C_{\rm D} V_{\rm D}</math> 

où  <math>C_{\rm S}</math>  et  <math>C_{\rm D}</math>  sont les capacités correspondantes. Le nombre d’électrons en excès sur le QD est noté  <math>n</math> . On peut alors définir la charge du QD par :

 <math>q = q_{\rm D} - q_{\rm S} + q_0 = -ne + q_0,</math> 

La [[tension de polarisation]] étant  <math>V_{\rm p} = V_{\rm S} + V_{\rm D},</math>  on peut calculer les tensions aux bornes des deux jonctions tunnel :

 <math>V_{\rm S} = \frac{C_{\rm D} V_{\rm p} + ne - q_0}{C_{\rm S} + C_{\rm D}},</math> 

 <math>V_{\rm D} = \frac{C_{\rm S} V_{\rm p} - ne + q_0}{C_{\rm S} + C_{\rm D}}.</math> 

D’où l’énergie électrostatique stockée par la double [[jonction tunnel]] (telle qu’illustrée sur le schéma) qui est :

* <math>E_C = \frac{q_{\rm S}^2}{2 C_{\rm S}} + \frac{q_{\rm D}^2}{2 C_{\rm D}} = \frac{C_{\rm S} C_{\rm D} V_{\rm p}^2 + (ne - q_0)^2}{2(C_{\rm S} + C_{\rm D})}.</math>

Par ailleurs, la source de polarisation source-drain fourni un travail pour compenser les déséquilibres de charge lors du passage des électrons dans les jonctions tunnel. Celui-ci se définit pour chaque jonction comme :

* <math>W_{\rm S} = \frac{n_{\rm S} e V_{\rm p} C_{\rm D}}{C_{\rm S} + C_{\rm D}},</math> 

* <math>W_{\rm D} = \frac{n_{\rm D} e V_{\rm p} C_{\rm S}}{C_{\rm S} + C_{\rm D}}.</math> 

Une approche thermodynamique du transfert des électrons à travers les jonctions tunnel se base sur l’équation d’[[énergie libre de Helmholtz]] :

* <math>F = E_{\rm tot} - W</math>, où  <math>E_{\rm tot} = E_C = \Delta E_F + E_N.</math> 

Appliquée au SET, grâce aux équations d’énergie électrostatique et de travail obtenues, cette énergie libre devient :

* <math>F(n, n_{\rm S}, n_{\rm D}) = E_C - W = \frac{1}{C_{\rm S} + C_{\rm D}} \left( \frac{1}{2} C_{\rm S} C_{\rm D} V_{\rm p}^2 + (ne - q_0)^2 + e V_{\rm p} C_{\rm S} n_{\rm D} + C_{\rm D} n_{\rm S} \right).</math> 

On s’intéresse également, pour la suite, à la variation d’énergie libre induite par les transitions tunnel d’électron à température nulle :

* <math>\Delta F_{\rm S}^{\pm} = F(n \pm 1, n_{\rm S} \pm 1, n_{\rm D}) - F(n, n_{\rm S}, n_{\rm D}) = \frac{e}{C_{\rm S} + C_{\rm D}} \left( \frac{e}{2} \pm (V_{\rm p} C_{\rm D} + ne - q_0) \right),</math> 

* <math>\Delta F_{\rm D}^{\pm} = F(n \pm 1, n_{\rm S}, n_{\rm D} \pm 1) - F(n, n_{\rm S}, n_{\rm D}) = \frac{e}{C_{\rm S} + C_{\rm D}} \left( \frac{e}{2} \pm (V_{\rm p} C_{\rm S} + ne - q_0) \right),</math> 

La probabilité d’un transfert de charge apparaît lorsque la variation d’énergie est négative (relaxation du système). Elle le devient lorsque la tension de polarisation  <math>V_{\rm p}</math>  atteint une valeur seuil, qui sera conditionnée par la plus petite capacitance du système ( <math>C_{\rm S}</math>  ou  <math>C_{\rm D}</math> ). Généralement, pour un QD non chargé ( <math>n = 0</math>  et  <math>q_0 = 0</math> ) et pour des barrières de potentiel symétriques ( <math>C_{\rm S} = C_{\rm D} = C</math> ), on obtient la condition :

* <math>V_{\rm seuil} = \left|V_{\rm p}\right| \ge \frac{e}{2 C},</math> 

(on remarquera que la tension de seuil diminue de moitié par rapport à un transfert tunnel unique). Quand la tension de polarisation est nulle, le niveau de Fermi des électrodes sera inférieur à la bande passante du QD. Quand la tension de polarisation atteint le niveau seuil, des transferts d’électrons ont lieu de la source vers le drain.

La présence d’un [[blocage de Coulomb]] est clairement visible sur la [[caractéristique courant-tension]] d’un SET (graphe montrant la dépendance du courant de drain à la tension de polarisation). Pour de faibles tensions (en valeur absolue), le courant de drain sera nul. Pour des tensions au-delà de la tension seuil, les transferts tunnel apparaissent et le courant de drain devient linéaire avec la tension (comportement ohmique).

Souvenons-nous maintenant que, d’après la troisième hypothèse ci-dessus, la résistance des jonctions est supérieure au quantum de résistance :  <math>R_{\rm t} \gg \tfrac{h}{e^2}</math> . Une discrétisation des transferts d’électron va alors se produire. Un électron qui franchira la première barrière vers le QD, se verra retenu sur l’îlot un certain temps avant de pouvoir franchir la deuxième barrière. Lorsqu’il aura libéré le QD, un électron pourra venir prendre sa place. Ainsi, la plupart du temps, le QD porte une charge en excès.

Ajoutons maintenant une polarisation à l’électrode de contrôle (la grille). Elle est liée au QD par une capacité  <math>C_{\rm G}</math>  et la tension de grille permet d’ajouter une charge de polarisation à la charge parasite du diélectrique. La charge du QD devient alors :

* <math>q = -ne + q_0 + C_{\rm G}(V_{\rm G} - V_{2})</math> 

En introduisant cette équation modifiée dans les calculs ci-dessus, on trouve les nouvelles expressions des tensions aux bornes de chacune des jonctions :

* <math>V_{\rm S} = \frac{(C_{\rm D} + C_{\rm G}) V_{\rm p} - C_{\rm G} V_{\rm G} + ne - q_0}{C_{\rm S} + C_{\rm D}}</math> 

* <math>V_{\rm D} = \frac{C_{\rm S} V_{\rm p} + C_{\rm G} V_{\rm G} - ne + q_0}{C_{\rm S} + C_{\rm D}}</math> 

L’énergie électrostatique doit maintenant inclure l’énergie de la capacitance de grille, et le travail fourni par la tension de grille doit être inclus dans les équations de libre énergie :

* <math>\Delta F_{\rm S}^{\pm} = \frac{e}{C_{\rm S} + C_{\rm D}} \left( \frac{e}{2} \pm V_{\rm p}(C_{\rm D} + C_{\rm G}) - V_{\rm G} C_{\rm G} + ne + q_0 \right)</math> 

* <math>\Delta F_{\rm D}^{\pm} = \frac{e}{C_{\rm S} + C_{\rm D}} \left( \frac{e}{2} \pm V_{\rm p} C_{\rm S} + V_{\rm G} C_{\rm G} - ne + q_0 \right)</math> 

Là encore, à température nulle, seules les transitions avec une variation de libre énergie négative sont possibles :  <math>\Delta F_{\rm S} < 0</math>  or  <math>\Delta F_{\rm D} < 0</math> . Ces conditions peuvent être utilisées pour trouver les zones de stabilité dans le plan  <math>V_{\rm p} - V_{\rm G}</math> .

Si l’on augmente la tension de grille, tout en gardant la tension de polarisation sous le seuil  <math>V_{\rm seuil}</math>  au-dessus duquel le blocage de Coulomb disparaît (i.e.  <math>V_{\rm p} < \tfrac{e}{C_{\rm S} + C_{\rm D}}</math> ), alors le courant de drain en sortie oscillera selon une période  <math>\tfrac{e}{C_{\rm S} + C_{\rm D}}</math>.

== Contraintes de fabrication ==
Les avantages principaux des SETs sont leur faible consommation d’énergie et leur densité d’intégration élevée. Mais leur principe de fonctionnement pose aussi des contraintes à leur mise en œuvre, comme les très faibles intensités de courant générées et la température de fonctionnement.

=== Dépendance à la température ===
Des transistors à un électron ont été réalisés avec plusieurs matériaux. Cependant, la température est un facteur limitant important pour leur intégration dans les composants électroniques. La plupart des SET à base de métaux ne fonctionnent qu’à des températures cryogéniques.

Pour éviter des fluctuations thermiques perturbant le blocage de Coulomb, l’énergie de charge électrostatique doit être supérieure à  <math>{\displaystyle k_{\rm {B}}T}</math> . En conséquence, la capacitance maximale autorisée de la boîte quantique est inversement proportionnelle à la température, et doit rester inférieure à 1 aF pour que le SET fonctionne à température ambiante.

La capacitance d’un quantum dot est fonction de sa taille, et son diamètre devrait être inférieur à 10 nm pour un fonctionnement dans ces conditions. Ceci engendre des contraintes de fabrication importantes, avec notamment des problèmes de reproductibilité pour de si petites dimensions.

=== Compatibilité CMOS ===
[[Fichier:SETFET.jpg|vignette|Fig.6 - Circuit hybride SET-FET.]]
Afin de pouvoir intégrer des SETs dans des composants de technologie [[Complementary metal oxide semi-conductor|CMOS]], l’intensité de leur courant doit être amplifiée. Ceci peut être réalisé par des structures hybrides SET-FET (Fig.6). ''<ref>Ionescu, A.M.; Mahapatra, S.; Pott, V. (2004). "Hybrid SETMOS Architecture With Coulomb Blockade Oscillations and High Current Drive". IEEE Electron Device Letters. 25 (6): 411–413. Bibcode:2004IEDL...25..411I. doi:10.1109/LED.2004.828558. ISSN 0741-3106.</ref>{{,}}<ref>Amat, Esteve; Bausells, Joan; Perez-Murano, Francesc (2017). "Exploring the Influence of Variability on Single-Electron Transistors Into SET-Based Circuits". IEEE Transactions on Electron Devices. 64 (12): 5172–5180. Bibcode:2017ITED...64.5172A. doi:10.1109/TED.2017.2765003. ISSN 0018-9383.</ref>''

=== Développement d’un procédé de fabrication ===
Il n’y a pas à ce jour de procédé de fabrication industrialisable de tels circuits hybrides, fonctionnant à température ambiante. L’enjeu est de combiner la réalisation de structures SET aux dimensions extrêmement petites, avec des procédés de fabrication de grande échelle compatibles avec la fabrication de dispositifs CMOS. Ceci induit des contraintes notamment dans le choix :

- des équipements de fabrication : les outils adaptés aux très hautes résolutions n’ont pas forcément le flux de production suffisant

- des matériaux utilisés : les métaux utilisables sont restreints aux métaux compatibles avec les procédés CMOS.

L’intérêt pour les circuits à base de SETs a été récemment illustré par le financement, en 2016 et pour une durée de 4 ans, du projet [http://www.ions4set.eu/home.php IONS4SET] (#688072) par l’Union Européenne.

L’enjeu de ce projet est de faciliter l’utilisation d’architectures hybrides SET-CMOS. Pour cela, il s’est fixé comme objectif de définir des procédés de fabrication industrialisables permettant d’obtenir des circuits SET-FET fonctionnant à température ambiante. Pour satisfaire ce critère de température, il est nécessaire d’obtenir des nanodots d’un diamètre inférieur à 5 nm, et placés entre la source et le drain avec des largeurs de barrières de potentiel de quelques nanomètres. . ''<ref>Klupfel, F. J.; Burenkov, A.; Lorenz, J. (2016). "Simulation of silicon-dot-based single-electron memory devices". 2016 International Conference on Simulation of Semiconductor Processes and Devices (SISPAD). {{p.|237–240}}.</ref>'' La voie retenue par ce projet européen pour atteindre cet objectif est la fabrication de nano-plots multi-couche d’un diamètre d’environ 10 nm, combinée à la génération des nanodots par implantation ionique.

== Références ==
<references />

{{Portail|électricité et électronique}}

[[Catégorie:Nanoélectronique]]